概述

P87LPC759 是 14 脚封装的单片机，适合于许多要求高集成度、低成本的场合。可以满足多方面的性能要求。作为 Philips 小型封装系列中的一员，P87LPC759 提供高速和低速的晶振和 RC 振荡方式，可编程选择。具有较宽的操作电压范围。可编程 I/O 口线输出模式选择，可选择的施密特触发输入，LED 驱动输出以及内部看门狗定时器。P87LPC759 采用加速 80C51 处理器结构，指令执行速度是标准 80C51 CPU 的两倍。


特性

- 操作频率为 20MHz 时，除乘法和除法指令外，加速 80C51 指令执行时间为 300～600ns。V_{DD}=4.5～6.0V 时，时钟频率可达 20MHz，V_{DD}=2.7～6.0V 时，时钟频率最大为 10MHz。
- 用于数字功能时，操作电压范围为 2.7～6.0V。
- 1K 字节 OTP 程序存储器，64 字节的 RAM。
- 2 个 16 位定时/计数器，其中一个定时器可配置为溢出时触发相应端口输出。
- 4 个键盘中断输入加上 1 个外部中断输入
- 4 个中断优先级。
- 看门狗定时器利用片内独立振荡器,无需外接元件,看门狗定时器溢出时间有 8 种选择。
- 低电平复位。使用片内上电复位时不需要外接元件。
- 低电压复位。可选择两个预置的低电压之一以使系统在电源跌落时安全关闭，也可将其配置为产生中断。
- 振荡器失效检测。看门狗定时器具有独立的片内振荡器，因此它可用于振荡器的失效检测。
- 可配置的片内振荡器及其频率范围和 RC 振荡器选项(用户通过对 EPROM 位编程选择)。选择 RC 振荡器时不需外接振荡器件。
- 可编程 I/O 口输出模式：准双向口，开漏输出，推挽和只有输入功能。
- 可选择施密特触发输入。
- 所有口线均有 20mA 的 LED 驱动能力。
- 可控制口线输出转换速度以降低 EMI,输出最小上升时间约为 10ns。
- 最少 9 个 I/O 口加 1 个输入口，选择片内振荡和片内复位时可多达 12 个 I/O 口。
- 如果选择片内振荡及复位时,P87LPC759 仅需要连接电源线和地线。
- 串行 EPROM 编程允许对芯片进行板上编程。2 位 EPROM 保密位可防止程序被读出。
- 空闲和掉电两种省电模式。提供从掉电模式中唤醒功能（低电平中断输入唤醒）。典型的掉电电流为 1µA。
- 14 脚 DIP 封装，可提供裸片。


订购信息

货品号	温度范围(℃)和封装	频率
P87LPC759BN	0～+70℃,PDIP（塑料双列直插封装）	20MHz（5V）,10MHz（3V）
P87LPC759FN	-40～+85℃,PDIP（塑料双列直插封装）	20MHz（5V）,10MHz（3V）

管脚配置，14 脚 DIP 封装




逻辑符号



VDD
VSS
PORT 0
PORT 2
PORT 1
CLKOUT/ X2
X1
T0
INT0
RST

功能框图



ACCELERATED
80C51CPU
INTERNAL BUS
1 KBYTE
CODE EPROM
TIMER0, 1
64 BYTE
DATA RAM
WATCHDOG TIMER
AND OSCILLATOR
PORT 2
CONFIGURABLE I/ OS
PORT 1
CONFIGURABLE I/ OS
PORT 0
CONFIGURABLE I/ OS
POWER MONITOR
(POWER-ON RESET,
BROWNOUT RESET)
KEYPAD
INTERRUPT
CRYSTAL OR
RESONATOR
CONFIGURABLE
OSCILLATOR
ON-CHIP
RC
OSCILLATOR




图 1 P87LPC759 程序和数据存储器分布图

* P87LPC759 不支持对外部数据存储器的访问。但用户配置字节可被看作象外部外部数据存储器一样，通过 MOVX 指令进行访问。

管脚描述

助记符	管脚号	类型	名称及功能描述
P0.3～P0.6	10，12～14	I/O	PORT0：PORT0 是一个用户可定义输出类型的 4 位 I/O 口，PORT0 锁存器配置为准双向模式，由 UCFG1 中的 PRHI 位确定复位后写入“1”还是“0”。PORT0 由口配置寄存器设定为输出或输入模式，每一位均可单独设定。详细请参考 I/O 口配置和 DC 电气特性部分。
P1.0～P1.3 P1.5，P1.7	1～2，6～9	I/O	PORT1：除了下面说明的三个管脚外,PORT1 是一个用户可定义输出类型的 6 位 I/O 口，PORT1 锁存器配置为准双向模式，由 UCFG1 中的 PRHI 位确定复位后写入“1”还是“0”。PORT1 由口配置寄存器设定为输出或输入模式，每一位均可单独设定。详细请参考 I/O 口配置和 DC 电气特性部分。 PORT1 还可用作如下特殊功能：
	7	I/O	P1.2 T0 定时/计数器 0 外部计数输入或溢出输出。当配置为输出时，P1.2 为开漏结构。
	6	I/O	P1.3 $\overline{\text{INT0}}$ 外部中断 0 输入。
	2	I	P1.5 $\overline{\text{RST}}$ 外部复位输入(可通过 EPROM 配置选择),低电平复位,使 I/O 口和外围器件为默认状态,处理器从 0 地址开始执行,当用作 I/O 口时,P1.5 只能用作施密特触发输入。
	4，5	I/O	PORT2：PORT2 是一个用户可定义输出类型的 2 位 I/O 口，PORT2 锁存器在准双向模式中配置，由 UCFG1 中的 PRHI 位确定复位后写入“1”还是“0”。PORT2 口由口配置寄存器设定为输出或输入模式，每一位均可单独设定。详细请参考 I/O 口配置和 DC 电特性部分。 PORT2 口还可用作如下特殊功能：

	5	O	P2.0 X2 由 EPROM 选择为晶体振荡时,振荡器输出。 CLKOUT 通过使能 SFR 位,连接到内部 RC 振荡或外部时钟输入的频率除以 6 后输出。
P2.0～P2.1	4	I	P2.1 X1 由 EPROM 选择为振荡器输入或内部时钟发生器电路。
V_{SS}	3	I	地：0V 参考点
V_{DD}	11	I	电源:正常操作模式、空闲模式和掉电模式时的电源。

特殊功能寄存器

名称	定义	地址	位功能和位地址								复位值
			E7	E6	E5	E4	E3	E2	E1	E0	
ACC*	累加器	E0H									00H
AUXR1#	辅助功能寄存器	A2H	KBF	BOD	BOI	LPEP	SRST	0	—	DPS	02H[1]
			F7	F6	F5	F4	F3	F2	F1	F0	
B*	B 寄存器	F0H									00H
DIVM#	CPU 时钟分频控制	95H									00H
DPTR	数据指针（双字节）										
DPH	指针高字节	83H									00H
DPL	指针低字节	82H									00H
			DF	DE	DD	DC	DB	DA	D9	D8	
			AF	AE	AD	AC	AA	AB	A9	A8	
IEN0*	中断使能 0	A8H	EA	EWD	EBO	—	ET1	—	ET0	EX0	00H
			EF	EE	ED	EC	EB	EA	E9	E8	
IEN1#*	中断使能 1	E8H	—	—	—	—	—	—	EKB	—	00H[1]
			BF	BE	BD	BC	BBB	BA	B9	B8	
IP0*	中断优先级 0	B8H	—	PWD	PBO	—	PT1	—	PT0	PX0	00H[1]
IP0H#	中断优先级 0 高字节	B7H	—	PWDH	PBOH	—	PT1H	—	PT0H	PX0H	00H[1]
			FF	FE	FD	FC	FB	FA	F9	F8	
IP1*	中断优先级 1	F8H	—	—	—	—	—	—	PKB	—	00H[1]
IP1H#	中断优先级 1 高字节	F7H	—	—	—	—	—	—	PKBH	—	00H[1]
			87	86	85	84	83	82	81	80	
P0*	0 口	80H	—	—	—	—	—	—	—	—	注 2
			97	96	95	94	93	92	91	90	
P1*	1 口	90H	（P1.7）	—	$\overline{RST}$	—	$\overline{INT0}$	T0	—	—	注 2
			A7	A6	A5	A4	A3	A2	A1	A0	
P2*	2 口	A0H	—	—	—	—	—	—	X1	X2	注 2
P0M1#	0 口输出模式选择 1	84H	—	P0M1.6	P0M1.5	P0M1.4	P0M1.3	—	—	—	00H
P0M2#	0 口输出模式选择 2	85H	—	P0M2.6	P0M2.5	P0M2.4	P0M2.3	—	—	—	00H
P1M1#	1 口输出模式选择 1	91H	P1M1.7	—	—	—	—	—	P1M1.1	P1M1.0	00H[1]
P1M2#	1 口输出模式选择 2	92H	P1M2.7	—	—	—	—	—	P1M2.1	P1M2.0	00H[1]
P2M1#	2 口输出模式选择 1	A4H	P2S	P1S	P0S	ENCLK	—	T0OE	P2M1.1	P2M1.0	00H
P2M2#	2 口输出模式选择 2	A5H	—	—	—	—	—	—	P2M2.1	P2M2.0	00H[1]
PCON	电源控制寄存器	87H	SMOD1	SMOD0	BOF	POF	GF1	GF0	PD	IDL	注 3

			D7	D6	D5	D4	D3	D2	D1	D0	
PSW*	程序状态字	D0H	CY	AC	F0	RS1	RS0	OV	F1	P	00H
PT0AD#	0 口数字输入禁能	F6H									00H
			9F	9E	9D	9C	9B	9A	99	98	
SP	堆栈指针	81H									07H
			8F	8E	8D	8C	8B	8A	89	88	
TCON*	定时器 0/1 控制	88H	TF1	TR1	TF0	TR0	—	—	IE0	IT0	00H
TH0	定时器 0 高字节	8CH									00H
TH1	定时器 1 高字节	8DH									00H
TL0	定时器 0 低字节	8AH									00H
TL1	定时器 1 低字节	8BH									00H
TMOD	定时器 0/1 工作模式	89H	—	—	M1	M0	GATE	C/T	M1	M0	00H
WDCON#	看门狗控制寄存器	A7H	—	—	WDOVF	WDRUN	WDCLK	WDS2	WDS1	WDS0	注 4
WDRST#	看门狗复位寄存器	A6H									xxH

注：带“*”的特殊寄存器可位寻址。

带“#”的 SFRS 表示从 80C51 特殊功能寄存器修改而来或新增加寄存器。

（1）在特殊功能寄存器中，“x”位表示无效位，由于可能用于将来扩展，应当将这些位写为 1。复位时均为 0。

（2）复位后各 I/O 口的值由 UCFG1 配置字节中的 PRHI 位决定。

（3）PCON 复位后的值为 xx BOF POF- 0000b。复位不影响 BOF 和 POF 位。当上电时由硬件置位 POF，掉电复位/中断和加电均可使 BOF 置位。

（4）看门狗复位时 WDCON 复位值为 xx110000b，看门狗使能时其它原因复位使 WDCON 复位为 xx010000b，看门狗禁能时其它原因复位使 WDCON 复位为 xx000000b。

功能描述

增强型 CPU

P87LPC759 采用增强型 80C51 CPU，其运行速度是标准 80C51 的 2 倍，这意味着 P87LPC759 在 5MHz 时性能和标准 80C51 采用 10MHz 时性能相同。一个机器周期由 6 个振荡周期组成，大多数指令执行时间为 6 或 12 个振荡周期，用户亦可选择工作在标准 80C51 时序，这时一个机器周期变为 12 个振荡周期。以下章节中，“CPU 时钟”指控制内部指令执行的时钟。当系统被设置成为标准 80C51 时序（由 CLKR 位确定）或通过设定 DIVM 寄存器分频时，“CPU 时钟”和外部所加时钟不同。**参考“振荡器”一节有关叙述。**

中断

P87LPC759 有四个优先级别的中断结构，这为 P87LPC759 的多中断源处理提供了极大的灵活性。P87LPC759 支持 6 个中断源。

任何一个中断源均可通过对 IEN0 和 IEN1 中的相应位置位或清零单独使能或禁能。其中 IEN0 中的 EA 可关闭所有的中断。

每个中断源可被单独设置为四个中断优先级之一，分别通过清零或置位 IP0，IP0H，IP1，IP1H 中相应位来实现（00--最低，11--最高）。一个中断服务程序可响应更高级的中断，但不能响应同优先级或低级中断。最高级中断服务程序不响应其它任何中断。如果两个不同中断优先级的中断源同时申请中断时，响应较高优先级的中断申请。

如果 2 个同优先级的中断源同时申请中断。内部查询顺序表将确定首先响应哪一个中断请求，这叫作仲裁队列。注：中断查询队列只用来处理相同优先级别中断源同时申请中断的情况。表 1 汇集了中断源，中断标志，向量地址，使能位、优先级别、仲裁队列顺序和是否中断可将 CPU 从掉电方式中唤醒。

表 1 中断汇总

描述	中断标志位	中断向量	中断使能位	中断优先级	仲裁顺序	掉电唤醒
外部中断 0	IE0	0003H	EX0(IEN0.0)	IP0H.0,IP0.0	1(最高)	√
定时器 0 中断	TF0	000BH	ET0(IEN0.1)	IP0H.1,IP0.1	4	
定时器 1 中断	TF1	001BH	ET1(IEN0.3)	IP0H.3,IP0.3	6	
掉电检测	BOF	002BH	EBO(IEN0.5)	IP0H.5,IP0.5	2	√
键盘中断	KBF	003BH	EKB(IEN1.1)	IP1H.1,IP1.1	5	√
看门狗定时器	WDOVF	0053H	EWD(IEN0.6)	IP0H.6,IP0.6	3	√

外部中断输入

P87LPC759 有 1 个独立的外部中断输入。外部中断输入和标准 80C51 微控制器相同。

通过置位和清除 TCON 寄存器中的 IT0 的值可将外部中断源设为电平触发或边沿触发。如果 IT0=0 时，在 INT0 脚上出现低电平时将产生中断。如果 IT0=1，外部中断为边沿触发。在这种模式下如果在 INT0 上一个周期为高而本周期为低时将会产生有效采样，TCON 中的中断标志 IE0 被置位，当中断服务程序响应中断时 IE0 自动清零。

如果外部中断为电平中断则外部中断源一直持续到中断产生。如果中断服务完成后而外部中断仍旧维持，这将产生下一次中断。当中断设定为电平中断时是否清除中断标志 IE0 无关紧要，因为中断只和输入口电平有关。

如果 P87LPC759 处于掉电或空闲状态时发生外部中断，中断将唤醒微处理器继续运行。详见节电模式部分。




图 2 中断源,中断使能,掉电唤醒中断源

I/O 口

P87LPC759 有 3 个 I/O 口，Port0、Port1 和 Port2。I/O 口的具体数量取决于振荡和复位方式选择。当选用两个口线作为外部振荡器和一个口线用作外部复位时 P87LPC759 有 9 个 I/O 口，如果选用片内振荡和内部复位时可使用多达 12 个脚作为 I/O 口线。

除了 3 个口以外，P87LPC759 其他所有的 I/O 口均可由软件配置成 4 种输出类型之一，如表 4 所示。四种输出类型分别为：准双向口(标准 8051 输出模式)，推挽，开漏输出或只有输入（高阻）功能。每个口配置 2 个控制寄存器控制每个管脚输出类型。

表 4 口输出方式设定

PxM1.Y	PxM2.Y	口输出模式
0	0	准双向口
0	1	推挽
1	0	仅为输入（高阻）
1	1	开漏

准双向口输出配置

准双向口是 80C51 及其派生品的输出模式，这是 P87LPC759 的一种默认输出方式。这种输出类型可用作输出和输入功能而不需重新配置口线输出状态。这是因为当口线输出为 1 时驱动能力很弱，外部装置可将它拉为低。当管脚输出为低时，它的驱动能力很强可吸收很大的电流。准双向口除了有三个上拉晶体管适应不同的需要外，和开漏输出有点相似。

在三个上拉晶体管中，有一个“极弱上拉”，当口线锁存为“1”时打开，当引脚悬空时，这个极弱的上拉源产生很弱的上拉电流将引脚上拉为高电平。

第二个上拉晶体管称为“弱”上拉，当口线寄存器为 1 且管脚本身也为 1 时打开。此上拉提供基本驱动电流使准双向口输出为‘1’。如果一个管脚输出为‘1‘而由外部装置下拉到低时，弱上拉关闭而“极弱上拉”维持开状态，为了把这个管脚强拉为低，外部装置必须有足够的吸电流能力将管脚外部的电压降到门槛电压以下。

第三个上拉晶体管相对而言为“强上拉”。当口线锁存器由 0 到 1 跳变时，这个上拉用来加快准双向口由逻辑 0 到逻辑 1 转换。当发生这种情况时，强上拉打开约 2 个机器周期以便尽快将管脚上拉到高电平，然后再将其关断。

准双向口输出如图 3 所示。




图 3　准双向口输出

开漏输出配置

当口线锁存器为‘0’时，开漏输出关闭所有的上拉晶体管。作为一个逻辑输出，这种配置方式必须有外部上拉，一般通过电阻外接到 V_{DD}。这种方式的下拉和准双向口相同。输出口线配置如图 4 所示。




图 4　开漏输出

推挽输出配置

推挽输出方式中的下拉结构和开漏输出与准双向口的下拉结构相同，但当锁存器为‘1’时提供持续的强上拉。推挽模式一般用于需要驱动多路输入的情况。

推挽管脚配置如图 5 所示。




图 5 推挽输出

P1.2,P1.3 和 P1.5 不可选择输出方式，P1.2 和 P1.3 永远为开漏输出模式，向其对应锁存器位写入 1 可用作输入功能。当 P87LPC759 使用内部复位时 P1.5 可以用作施密特触发输入功能。

另外，选择晶体振荡器时，P2.0 和 P2.1 口不能用作 I/O 口，在振荡器部分对此有详细描述。

复位后各个 I/O 口管脚的值由 UCFG1 寄存器的 PRHI 位决定，由应用需要选择复位后为高或者为低。当复位后口线被设置为高时，这些口线为准双向口，不能输出大电流。

每个 P87LPC759 输出口都可提供 20mA 的吸入电流驱动 LED。但是所有口的输出电流总和不能超过规定的最大电流。

P87LPC759 各个端口的电平转换速度可以控制，这就可避免因电平转换过快而导致的噪声。转换时间由出厂时设定，上升时间和下降时间大约为 10ns 时间。

当 P2.0，P2.1 用作其他功能时，P2M1 中的控制位无法控制选择其输出模式。这 2 位既可选择为施密特触发输入，也可选择定时器 0 和定时器 1 的输出，或当装置用内部 RC 振荡或外部输入时钟时输出时钟信号。后面 2 个功能参考定时/计数器和振荡器的有关部分。此功能的选择位如图 6 所示。

每个 P87LPC759 的 I/O 口均可选择为 TTL 电平输入或施密特触发输入。用一个位即可对其选择。对于 P1.2，P1.3 和 P1.5 只能选择为施密特输入方式。

P2M1 地址：A4H 复位值：00H

不可位寻址

7	6	5	4	3	2	1	0
P2S	P1S	P0S	ENCLK	ENT1	ENT0	(P2M1.1)	(P2M1.0)

位	符号	功能
P2M1.7	P2S	当 P2S=1 时，端口 2 施密特触发器输入使能。
P2M1.6	P1S	当 P1S=1 时，端口 1 施密特触发器输入使能。
P2M1.5	P0S	当 P0S=1 时，端口 0 施密特触发器输入使能。
P2M1.4	ENCLK	ENCLK 置位同时 P87LPC759 配置使用片内 RC 振荡器时，X2 脚可输出一时钟，详见振荡器部分。
P2M1.2	T0OE	该位置位时，定时器 0 溢出将使 P1.2 脚触发，因而输出频率为定时器 0 溢出频率的一半。详见定时/计数器部分。
P2M1.1,P2M1.0	—	此两位与 P2M2 寄存器内对应位分别控制 P2.1 及 P2.0 的输出配置。详见表 2。

图 6 端口 2 模式寄存器 1（P2M1）

键盘中断（KBI）

键盘中断功能主要是使键盘上任一键或连至 P87LPC759 特殊脚的键被按下时能产生一个中断（见图7）。该中断可用于将 MCU 从空闲模式或掉电模式中唤醒。此特性尤其适合便携式且使用电池供电的系统。

P87LPC761 允许 P0 口的任意管脚使能引起键盘中断，这是通过对 KBI 寄存器对应位置位完成的，如图 8 所示。当打开 KBI 中断功能后，任一被使能引脚被拉低都会将 AUXR1 寄存器内键盘中断标志（KBF）置位。如若中断允许则将产生一中断。注意 KBF 位必须由软件清除。




图 7　键盘中断

由于人对时间分辨精度及键开关闭合的机械延迟，KBI 特性通常可用于中断服务程序轮流查询端口 0 以确定按下的是哪个键，甚至决定是否将处理器从低功耗模式唤醒。参见低功耗模式部分。

KBI　地址：86H

不可位寻址	7	6	5	4	3	2	1	0
复位值：00H	-	KBI.6	KBI.5	KBI.4	KBI.3	-	-	-

位	符号	功能
KBI.6	KBI.6	置位时允许 P0.6 引发键盘中断
KBI.5	KBI.5	置位时允许 P0.5 引发键盘中断
KBI.4	KBI.4	置位时允许 P0.4 引发键盘中断
KBI.3	KBI.3	置位时允许 P0.3 引发键盘中断

注:当键盘中断使能后设置 KBI 寄存器方才有效。中断标志(KBF)是 AUXR1 的第 7 位。

图 8　键盘中断寄存器(KBI)

振荡器

P87LPC759 提供几种用户可选择的振荡器选项，允许根据需要从高精度至最低成本范围内进行优化选择。这些选项在 EPROM 编程时配置。支持的基本振荡器类型包括:低、中、及高速晶振，范围：20KHz～20MHz，陶瓷振荡器及片内 RC 振荡器。

低频振荡器选项

此选项支持 20KHz～100KHz 的外部晶振。在该模式下与石英晶振配合使用的电容值见表 3。

表 3　用于低频振荡器选项时推荐使用的振荡器电容值

振荡器频率	V_{DD}=2.7~4.5V			V_{DD}=4.5~6.0V		
	下限	理想值	上限	下限	理想值	上限
20kHz	15pF	15pF	33pF	33pF	33pF	47pF
32kHz	15pF	15pF	33pF	33pF	33pF	47pF
100kHz	15pF	15pF	33pF	15pF	15pF	33pF

中频振荡器选项

此选项支持 100KHz～4MHz 的外部晶振，同时也支持陶瓷谐振器。在该模式下与石英晶振配合使用的电容值见表 4。

表 4 用于中频振荡器选项时推荐使用的振荡器电容值

振荡器频率	V_{DD}=2.7~4.5V		
	下限	理想值	上限
100kHz	33pF	33pF	47pF
1MHz	15pF	15pF	33pF
4MHz	15pF	15pF	33pF

高频振荡器选项

此选项支持 4MHz～20MHz 外部晶振，同时也支持陶瓷谐振器。在该模式下与石英晶振配合使用的电容值见表 5。

表 5 用于高频振荡器选项时推荐使用的振荡器电容值

振荡器频率	V_{DD}=2.7~4.5V			V_{DD}=4.5~6.0V		
	下限	理想值	上限	下限	理想值	上限
4MHz	15pF	33pF	47pF	15pF	33pF	68pF
8MHz	15pF	15pF	33pF	15pF	33pF	47pF
16MHz	—	—	—	15pF	15pF	33pF
20MHz	—	—	—	15pF	15pF	33pF

片内 RC 振荡器选项

片内 RC 振荡器典型频率为 6MHz，可通过 DIVM 寄存器分频后获取较低频率。片内振荡器的误差见 AC 特性表。使用 RC 振荡器时，可选择从 X2/P2.0 脚输出时钟。

外部时钟输入选项

在此配置中，提供CPU时钟的外部时钟源从X1/P2.1脚输入。V_{DD}大于4.5V时，频率可从0Hz到20MHz，V_{DD}小于 4.5V 时，频率可达到 10MHz。当使用外部时钟输入模式时， X2/P2.0 脚可用作标准端口引脚。此时亦可选择从 X2/P2.0 脚输出时钟。

时钟输出

P87LPC759 在选择片内 RC 振荡器或外部时钟输入时支持时钟输出功能。这使得外部器件可与 P87LPC759 同步。对 P2M1 寄存器的 ENCLK 置位后, 无论是否处于空闲模式, 只要片内振荡器运行, X2/CLKOUT 就有信号输出。输出时钟频率为 CPU 时钟频率的 1/6。如果空闲模式时不需要时钟输出，可在进入空闲模式之前关闭输出以节省电能。选择外部时钟时亦可输出时钟。

振荡器必须设置为下列模式之一：

——低频晶振

——中频晶振

——高频晶振

为限制晶振驱动电平可串联电阻，对于低频晶振尤其重要。




图 9 晶振的使用

振荡器须设置为外部时钟输入模式。将 P2M1 寄存器内 CLK 位置位可从 X_2 脚输出时钟。




图 10 使用外部时钟输入




图 11 振荡器控制框图

CPU 时钟调整：CLKR 与 DIVM

为了向下兼容，CLKR 配置位允许设置 P87LPC759 指令及外围时序符合标准的 80C51 时序（将 CPU 时钟 2 分频）。P87LPC759 的默认时序是每一机器周期 6 个 CPU 时钟，而标准 80C51 时序是每一机器周期 12 个 CPU 时钟。CLKR 位于 EPROM 配置寄存器 UCFG1 内。

另外， CPU 时钟可由振荡器频率通过可编程分频器降频得到。此功能由 DIVM 寄存器控制，如果 DIVM 寄存器置为 0（默认值），CPU 的时钟则根据前述 CLKR 功能取振荡器频率或振荡器频率的二分频。

当 DIVM 的值置为 N（1～255），CPU 的时钟则被 2×（N+1）分频。所以实际分频值为 4～512。此特性可用于暂时使 CPU 以较低频率工作以降低功耗,类似于空闲模式。通过分频,程序以较低速度运行时，使 CPU 仍保持对事件响应的能力，而不只是对能产生中断的事件（能使 CPU 从空闲模式退出）才响应。 这就比掉电模式少了振荡器起振时间。在程序内 DIVM 的值可随时改变而无需中断程序运行。

电源监控功能

P87LPC759 内含电源监控功能用于防止（或减少）上电及掉电时的错误操作。这是通过两种硬件功能完成的：上电检测及掉电检测。

（1）掉电检测

此功能用于防止当电压降至某一特定值之下时处理器错误操作。

掉电检测的默认操作是产生一次处理器复位，也可通过置位 AUXR1 寄存器内 BOI 位（AUXR1.5）配置为产生一个中断。

P87LPC759 掉电电平可选 2.5V 或 3.8V，当 V_{DD} 掉至所选电压以下时，掉电检测器触发并保持到 V_{DD} 返升至掉电检测电平之上。当掉电检测产生一次处理器复位,该复位将一直保持到 V_{DD} 上升到检测电平之上。每当 V_{DD} 从检测电平以上降到检测电平以下掉电检测产生一次中断, 为了处理中断, 中断系统及 BOI 必须都被使能(通过 IEN0 中的 EA 和 EB0)。

当检测到掉电时，PCON 寄存器内 BOF 标志置位以便软件判断复位原因。该标志需要软件清除。

欲正确检测到掉电，V_{DD} 下降速度不得快于 50mV/μs，为得到正确的复位，V_{DD} 恢复时上升速度不得快于 2 mV/μs。

掉电电压（2.5V 或 3.8V）通过 EPROM 配置寄存器 UCFG1 内 BOV 位来选择。未编程时(BOV=1)，该电压为 2.5V，编程 RG （BOV=0），该电压为 3.8V。

在某些应用中不需要掉电检测功能时，可将它关闭以节约电能。可对 AUXR1 寄存器中的 BOD 位置位（AUXR1.6）来关闭此功能。

（2）上电检测

上电检测功能类似于掉电检测, 但设计成为首次上电时有效, 在供电电压上升到掉电检测门槛电平时有效。当检测到上电时，PCON 寄存器内 POF 标志置位。该标志需要软件清除。

节电模式

P87LPC759 支持空闲及掉电两种节电模式。

（1）空闲模式

空闲模式下外围器件继续工作可以产生中断激活处理器。所有被使能的中断或复位均可结束空闲模式。将 PCON 寄存器内 IDL 位置位即可进入空闲模式（见图 10）。

（2）掉电模式

掉电模式将振荡器停振以使功耗最小。将 PCON 寄存器内 PD 位置位即可进入掉电模式（见图 10）。

当复位或表 9 所示中断源之一发生时处理器即退出掉电模式。这时该中断应被使能且优先级高于正在处理的中断。

在此模式下，电压降至 RAM 保持电压 V_{RAM}。进入掉电模式时 RAM 内容被保存。SFR 内容在 V_{DD} 降至 V_{RAM} 时不作保护,此时建议通过复位唤醒处理器。在退出掉电模式前 V_{DD} 必须上升到操作电压范围之内。由于看门狗定时器有一独立的振荡器，所以在掉电模式下它的溢出可将处理器复位。

注意如果掉电检测复位已使能，当 V_{DD} 一旦降至低于掉电门槛电压即将处理器复位。如果掉电检测被配置成中断并使能该中断，当 V_{DD} 降至掉电电压之下时该中断可将处理器从掉电模式唤醒。

当处理器从掉电模式中唤醒时，将立即启动振荡器并且当振荡器稳定下来时开始执行程序。振荡器稳定是在起振后计数若干 CPU 时钟，对于晶振计 1024 时钟，对于内部 RC 或外部时钟计 256 个时钟。

在掉电模式下，包括掉电检测，看门狗定时器，比较器在内的一些功能继续工作, 因而增加了功率的消耗。

低电压 EPROM 操作

EPROM 阵列包含了一些模拟电路，这部分电路在 V_{DD} 低于 4V 时是不需要的，但 V_{DD} 高于 4V 时则需要。可通过软件置位 LPED（AUXR.4）将这些模拟电路断电以降低耗电。只有上电复位才能清除 LPED 位，所以只有那些持续工作于 4V 以下电压的场合才可将 LPED 置位。

PCON　地址：87H　　复位值：30H——上电复位
20H——掉电复位
00H——其它复位源

不可位寻址

7	6	5	4	3	2	1	0
-	-	BOF	POF	GF1	GF0	PD	IDL

位	符号	功能
PCON.7~6	-	保留
PCON.5	BOF	掉电标志。当掉电复位或中断产生时自动置位。上电时亦置位。须软件清零。参见电源监控部分。
PCON4	POF	上电标志。上电复位时自动置位。通过软件清零。详见电源监控部分。
PCON.3	GF1	通用标志 1，可通过软件读写。但对操作并无影响。
PCON.2	GF0	通用标志 0，可通过软件读写。但对操作并无影响。
PCON.1	PD	掉电控制位，置位即可进入掉电模式，掉电模式终止时清零。
PCON.0	IDL	空闲模式控制位，置位即可进入空闲模式，空闲模式终止时清零。

图 12　电源控制寄存器（PCON）

表 6 掉电模式唤醒源

唤醒源	条件
外部中断 0	相应中断须使能。
键盘中断	键盘中断须使能并正确设置。
看门狗定时器复位	看门狗须使能(通过 UCFG1 EPROM 配置字节内 WDTE 位)。
看门狗定时器中断	UCFG1 EPROM 配置字节内 WDTE 位不可置位，相应中断须使能 。
掉电检测复位	AUXR1 内 BOD 位不可置位，AUXR1 内 DOI 位不可置位。相应中断须使能。
掉电检测中断	AUXR1 内 BOD 位不可置位。AUXR1 内 BOI 位须置位。相应中断须使能。
复位输入	外部复位输入必须使能。

复位

P87LPC759 内部集成了上电复位电路，用于在器件上电时提供一个复位信号。建议使用内部复位以节省外部元件并可将 P1.5 作为通用的输入口使用。

P87LPC759 另外还可通过对用户配置寄存器 UCFG1 中的 RPD 位编程为 0，将 P1.5 作为外部低有效复位管脚 $\overline{\text{RST}}$。此时内部复位在器件上电时仍然有效。当 RST 脚的信号为低电平时，P87LPC759 保持复位直到信号变为高电平。

看门狗定时器可用于检测振荡器是否正常工作，因为看门狗定时器使用的是独立的片内振荡器。对 UCFG1 的描述见本手册的“系统配置字节”一节。




图 13 典型外部复位电路

图 14 复位源方框图


定时器 / 计数器

P87LPC759 有两个通用定时/计数器，与 80C51 定时器 0 及定时器 1 兼容。两者均可选择以计数器或定时器方式工作。另外增加了定时器 0 溢出时 T0 脚自动翻转的功能。

在用于定时器功能时，每个机器周期寄存器加 1。所以可以视为计数机器周期。由于一个机器周期包含 6 个 CPU 时钟周期，所以计数频率为 CPU 时钟频率的 1/6。**有关 CPU 时钟参见增强 CPU 一节**。

在定时器 0 用于计数功能时，寄存器在 T0 脚的每一个下降沿加 1。此时，每一个机器周期对外部输入采样一次。当某一周期时引脚状态采样为高而下一周期采样为低,计数器加 1。检测到跳变的下一周期寄存器更换新值。由于检测下降沿跳变需两个机器周期，所以计数频率最大值为 CPU 时钟频率的 1/6。外部输入信号占空比并无限制，但必须保证信号在改变之前至少被采样一次，信号必须保持至少一个机器周期。

通过特殊功能寄存器 TMOD 内控制位 C/T 选择定时器 0 的定时或计数功能。此外，定时器 0 及定时器 1 有 4 种工作模式，由 TMOD 内 M1 及 M0 选择，模式 0、1、2 对于定时器及计数器是一样的。模式 3 则不同。



TMOD　地址：89H

不可位寻址

复位值：00H

7	6	5	4	3	2	1	0
－	－	M1	M0	GATE	$C/\overline{T}$	M1	M0

位	符号	功能
TMOD.7,6	－	保留，只能写入 0
TMOD.5,4	M1，M0	定时器 1 模式选择
TMOD. 3	GATE	用于定时器 0，置位时只有在 INT0 脚置高及 TR0 控制置位时才可打开定时器/计数器 0。清零时，置位 TR0 即可打开定时器/计数器 0。
TMOD. 2	$C/\overline{T}$	用于定时器 0，控制定时器 0 用作定时器或计数器，清零则用作定时器，置位用作计数器。
TMOD.1,0	M1，M0	定时器 0 模式选择

M1，M0	定时器模式
0　0	8048 定时器 TLn 用作 5 位预分频器
0　1	16 位定时器/计数器，无预分频器。
1　0	8 位自装载定时器，当溢出时将 THn 存放的值装入 TLn。
1　1	定时器 0 此时作为双 8 位定时/计数器。TL0 作为一个 8 位定时器/计数器，通过标准定时器 0 控制位控制。TH0 仅作为一个 8 位定时器，由定时器 1 控制位控制，在这种模式下定时/计数器 1 关闭。

图 15　定时/计数器模式控制寄存器（TMOD）

模式 0 将定时器设置成模式 0 时类似 8048 定时器，即 8 位计数器带 32 分频的预分频器。图 17 和 18 所示为模式 0 工作方式。

此模式下，定时器寄存器配置为 13 位寄存器。当计数从全为“1”翻转为全为“0”时，置位定时器中断标志 TFn。当 TR0=1 同时 GATE=0 或 INT0=1 时定时器 0 计数输入使能。(置位 GATE 可使外部中断 INT0 对定时器进行控制，以方便实现脉宽的测量)。TRn 是 TCON 寄存器中的控制位，GATE 是 TMOD 寄存器中的控制位。

该 13 位寄存器包含 THn 的 8 位及 TLn 的低 5 位，TLn 的高 3 位不定且可忽略。置位运行标志（TRn）

并不清零此寄存器。

定时器 0 及定时器 1 在模式 0 中的操作有少许不同。见图 17 和 18。

模式 1

模式 1 除了使用了 THn 及 TLn 全部 16 位外与模式 0 相同。见图 19 和 20。

模式 2


此模式下定时器寄存器作为可重装的 8 位计数器（TLn），如图 21 和 22 所示，TLn 溢出不仅置位 TFn，而且将 THn 内容重新装入 TLn，THn 内容由软件预置。重装时 THn 内容不变。定时器 0 及定时器 1 在模式 2 中的操作相同。

模式 3

在模式 3 时定时器 1 关闭，就等效于 TR1=0。

此模式下定时器 0 的 TL0 及 TH0 作为两个独立的 8 位计数器。图 28 所示为模式 3 时定时器 0 的逻辑图。TL0 占用定时器 0 的控制位：C/T，GATE，TR0，INT0 及 TF0。TH0 限定为定时器功能（计数机器周期），占用定时器 1 的 TR1 及 TF1。此时 TH0 控制“定时器 1”中断。

模式 3 可用于需要一个额外的 8 位定时器的场合。定时器 0 工作于模式 3 时，P87LPC759 看似有 3 个定时器/计数器，当定时器 0 工作于模式 3 时，定时器 1 可通过开关进入/退出模式 3,它仍可用作串行端口的波特率发生器，或者应用于任何不要求中断的场合 。



TCON　　地址：88H

可位寻址

复位值：00H

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	—	—	IE0	IT0

位	符号	功能
TCON.7	TF1	定时器 1 溢出标志。由定时器/计数器溢出硬件置位。中断处理时由硬件清除。或用软件清除。
TCON.6	TR1	定时器 1 运行控制位。由软件置位/清零。
TCON.5	TF0	定时器 0 溢出标志。（功能同 TF1）
TCON.4	TR0	定时器 0 运行控制位，由软件置位/清零。TR1 控制定时器 1 运行与停止。
TCON.1	IE0	中断 0 边沿触发标志。当检测到外部中断 1 边沿时由硬件置位。中断处理时由硬件清除，或由软件清除。
TCON.0	IT0	中断 0 边沿触发类型控制位。由软件置位/清零以选择外部中断以下降沿/低电平方式触发。

图 16　定时器/计数器控制寄存器（TCON）




图 17　模式 0 时的定时/计数器 0（13 位定时/计数器）




图 18 模式 0 时的定时器 1（13 位定时器）




图 19 模式 1 时的定时/计数器 0（16 位定时/计数器）




图 20 模式 1 时定时器 1（16 位定时器）




图 21 模式 2 时的定时/计数器 0（8 位自动重装）




图 22 模式 2 时的定时器 1（8 位自动重装）




图 23 模式 3 时的定时/计数器（双 8 位计数器）

定时器溢出触发输出

定时器 0 可配置为定时器溢出时自动触发一端口输出。T0 计数输入与定时器触发输出占用相同引脚。此功能由 P2M1 寄存器内 T0OE 控制定时器 0。此模式打开时，在首次溢出前端口输出为高。

看门狗定时器

看门狗定时器由一个完全独立的振荡器控制，以保证其最大限度的可靠性，它通过 WDTE 位使能。当看门狗功能启动后，定时器必须定时得到软件的清除，以防止其溢出将 CPU 复位，并且它不能被关闭。当不作为看门狗定时器时（通过 UCFG1 寄存器的 WDTE 位控制），它将作为一个间隔定时器使用，并可产生中断。看门狗定时器如图 21 所示。

看门狗溢出时间有 8 个值可供选择，标称时间范围从 16ms 到 2.1 秒。独立的看门狗 RC 振荡器的频率误差为±37%，溢出时间和其它的控制位如图 35 所示。当使能看门狗功能时，在芯片初始化时向 WDCON 写入数据以设定看门狗溢出时间。建议初始化 WDCON 时，先清看门狗，然后写“WDCON”配置的 WDS2～0 位。采用这种方式，能在 10ms 内完成设置，从而避免在初始化完成前看门狗溢出复位。

由于看门狗定时器振荡器是完全的片内振荡电路，它独立于 CPU 使用的任何外部振荡电路。它实质上执行的是内部振荡器失效的检测功能。当看门狗功能被启动，无论 CPU 振荡器因何故失效，看门狗定时器都会溢出并使 CPU 复位。

当看门狗功能被使能，定时器会因为其它复位源造成的芯片复位而暂时无效。例如上电复位、掉电复位或外部复位等。




图 24 看门狗定时器方框图

看门狗清“0”顺序

如果看门狗定时器正在进行，必须在其溢出产生复位前清“0”，看门狗清“0”顺序包括：先写立即数 1EH，再写 0E1H 到“WDRST”寄存器。下面是一个操作实例：

```
WDFeed：
        MOV     WDRST，#1EH
        MOV     WDRST，#0E1H
```

这两条写 WDRST 的命令不必是连续的两条指令。一个不正确的看门狗清“0”顺序不会引起看门狗定时器的任何即刻反应。如果在溢出之前没有给它一个正确的清“0”，它仍然按最初设置的时间溢出。

发生芯片复位后，用户程序只有有限的时间清看门狗或改变溢出时间。如果应用中使用较低的 CPU 时钟频率，那么在发生看门狗溢出之前能被执行的指令非常少。

看门狗复位

如果发生看门狗复位，内部复位有效时间约为 1μs。如果 CPU 时钟仍在运行，程序的执行将在复位后立即开始。如果处理器工作在掉电模式，看门狗复位将启动振荡器并且在振荡器稳定后恢复程序的执行。

WDCON 地址：A7H

不可位寻址

7	6	5	4	3	2	1	0
-	-	WDOVF	WDRUN	WDCLK	WDS2	WDS1	WDS0

复位值：

30H—看门狗复位

如果看门狗使能 WDTE 位则其它引起复位的事件，其复位值为 10H。

如果看门狗不使能 WDTE 位则其它引起复位的事件，其复位值为 00H。

位	符号	功能
WDCON.7,6	–	保留作将来使用,用户编程时请勿置为 1
WDCON.5	WDOVF	看门狗定时器溢出标志。当看门狗复位或定时器置位，当看门狗清零时清零。
WDCON.4	WDRUN	看门狗运行控制。当 WDRUN=1 时看门狗定时器开始工作，当 WDRUN=0 时看门狗定时器停止工作。如果 WDTE 位为 1 时，WDRUN 位在看门狗运行时将被强制为 1。
WDCON.3	WDCLK	看门狗时钟选择。当 WDCLK=1 时，看门狗定时器时钟为 CPU 时钟的 1/6；当 WDCLK=0 时，看门狗定时器时钟为看门狗 RC 振荡器。如果 WDTE 位为 1 时，WDCLK 位被强制为 0，即使用看门狗 RC 振荡器。
WDCON.2-0	WDS2-0	看门狗溢出周期选择。

WDS2-0	溢出时钟	最小时间	标称时间	最大时间
000	8,192	10ms	16ms	23ms
001	16,384	20 ms	32ms	45ms
010	32,768	41ms	65ms	90ms
011	65,536	82ms	131ms	180ms
100	131,072	165ms	262ms	360ms
101	262,144	330ms	524ms	719ms
110	524,288	660ms	1.05sec	1.44sec
111	1,048,576	1.3sec	2.1sec	2.9sec

图 25 看门狗时钟控制寄存器(WDCON)

附加功能

“AUXR1”寄存器由几个特别控制位组成，这些位另几种芯片功能相关。AUXR1 在图 26 中详述。

软件复位

AUXR1 寄存器的 SRST 位使软件能象发生外部复位或看门狗复位一样彻底复位。如果写 AUXR1 的第 3 位为“1”，所有的 SFRS 将被赋初值且从地址 0000 开始执行。写入 AUXR1 时，务必当心防止出现意外的软件复位。

双数据指针

双数据指针（DPTR）增加了处理器指向确定地址的方式。AUXR1 寄存器的 DPS 位选择两个数据指针中的一个。没被选择的 DPTR，软件不予接受，除非 DPS 位被改变。

受数据指针选择影响的指令有：

- INC DPTR
- JMP @A+DPTR
- MOV DPTR,#data16
- MOVC A,@A+DPTR
- MOVX A,@DPTR
- MOVX @DPTR,A

而且任何存取或操作 DPH 和 DPL 寄存器(DTTR 的高字节和低字节的指令)均受 DPS 位设置的影响。“MOVX”指令执行被 P87LPC759 限制了，因为它没有外部数据总线。但是，它们可用于访问 EPROM 配置信息（见 EPROM 特征章节）。

AUXR1 的第 2 位被强制为逻辑电平“0”，这样 DPS 位可以简单地通过将 AUXR1 加 1 进行切换（因此而转换数据指针）而不会更改寄存器的其它位。

AUXR1 地址：A2H 复位值：00H

不可位寻址	7	6	5	4	3	2	1	0
	-	-	-	LPEP	SRST	0	-	DPS

位	符号	功能
AUXR1.4	LPEP	低功耗 EPROM 控制位。允许通过软件设置系统工作在低电压。只有在上电和掉电复位时，LPEP 才被清零。详细资料见节电模式章节。
AUXR1.3	SRST	软件复位。当 SRST 通过软件置位时，P87LPC759 就象硬件复位一样复位。
AUXR1.2	0	该位为 0。允许通过将 DPTR 加 1 切换 DPS 位而不影响寄存器的其它位。
AUXR1.1	-	以后扩展用。用户程序不能将其置 1。
AUXR1.0	DPS	数据指针选择。通过用户程序选择两个数据指针中的一个。

图 26 AUXR1 寄存器

EPROM 特性

对 P87LPC759 的 EPROM 编程是通过一个串行编程方式实现的。命令、地址及数据在进入编程模式后通过两个引脚传送。串行编程使 P87LPC759 在应用板上很容易实现在系统编程。编程算法可从 AN466 文档中获得。

P87LPC759 带有三个可读的标识字节,可用 EPROM 编程系统来识别器件。这些标识字节可表明 P87LPC759 器件是由 Philips 生产的。标识字节位于地址 FC30H、FC31H 及 FC60H，可通过使用 DPTR 寻址的 MOVC 指令进行读取。

一个从 FCE0H 至 FCFFH 的特殊用户数据区也可通过 MOVC 指令访问，此“用户代码”区可使用与主代码 EPROM 同样方法进行编程，可用来存放序列码、生产日期或别的应用信息。

系统配置字节

P87LPC759 的众多用户可配置的特性必须在上电时定义，开始执行程序后便不可设置了。这些特性是

通过两个EPROM字节编程来配置的，方法与对EPROM程序空间编程相同。两个配置字节UCFG1及UCFG2的内容如图27，28所示。配置字节的值由程序内MOVX指令读取，其地址如图所示。

UCFG1 地址：FD00H

未编程值： 0FFH

7	6	5	4	3	2	1	0
WDTE	RPD	PRHI	BOV	CLKR	FOSC2	FOSC1	FOSC0

位	符号	功能
UCFG1.7	WDTE	看门狗定时器使能位，当置0时，则关闭看门狗定时器，定时器可用来作产生中断，反之，看门狗定时器使能。
UCFG1.6	RPD	复位引脚禁能位，当置1时，P1.5不能作复位功能，允许其用作仅为输入口。
UCFG1.5	PRHI	口复位高：为1时,口复位为高电平；为0时，口复位为低电平。
UCFG1.4	BOV	掉电电压选择：等于1，掉电检测电压为2.5V；等于0，为3.8V。详见电源监控功能。
UCFG1.3	CLKR	时钟速率选择。等于0，CPU时钟被2分频，完全和标准80C51一样，每12个CPU时钟周期为一个机器周期。
UCFG1.2-0	FOSC2-FOSC0	CPU 振荡类型选择。详见振荡器部分。除了下面给出的组合外，其它的不能使用。它们被保留供将来使用。
	FOSC2-FOSC0	振荡器配置
	1 1 1	外部时钟从X1输入 (为未编程时的缺省设置)
	0 1 1	内部RC振荡器6MHz。误差见AC特性表
	0 1 0	低频晶振，20KHz至100KHz
	0 0 1	中频晶振或共振器 100KHz至4MHz
	0 0 0	高频晶振或共振器,4MHz至20MHz

图27 EPROM系统配置字节1（UCFG1）

UCFG2 地址：FD01H

7	6	5	4	3	2	1	0
SB2	SB1	—	—	—	—	—	—

未编程值：FFH

位	符号	功能
UCFG2.7,6	SB2,SB1	EPROM保密位, 详见下表。
UCFG2.5-0	—	保留作将来之用。

图28 EPROM系统配置(UCFG2)

保密位

若保密位没被编程确定，EPROM里面的代码就可以被校验。一旦保密位第1 位被编程，以后就不能对EPROM再编程。这种情况下，保密位第2 位仍然可以被编程。当两位保密位都被编程，EPROM的校验也被禁止。

表13 EPROM保密位

SB2	SB1	保密描述
1	1	两位保密位都没被编程。没有程序保密位。EPROM可以被编程和校验。
1	0	只有保密位1被编程。EPROM被编程禁止。保密位2仍然可以被编程。
0	1	只有保密位2被编程。不支持这种组合。
0	0	两位保密位都被编程。EPROM不能被编程和校验。

极限参数

参数	额定值	单位
工作温度	-55~+125	℃
储存温度	-65~+150	℃
RST/Vpp 脚对地	0~+11.0	V
任意脚对地	-0.5~V_{DD}+0.5V	V
I/O 口最大灌电流 I_{OL}	20	mA
功率损耗（基于封装的热传递，并非器件的功耗）	1.5	W

DC 电气特性

Vdd=2.7V～6.0V　T_{amb}=0～70℃，商业级　－40℃～+85℃，工业级

符号	参数	测试条件	范围			单位
			最小	典型[1]	最大	
I_{DD}	电源电流,工作模式	5.0V,20MHz[11]	-	15	25	mA
		3.0V,10MHz[11]	-	4	7	mA
I_{RC}	电源电流,RC 振荡器	5.0V,6MHz[11]	-	4	-	mA
		3.0V,6MHz[11]	-	2	-	mA
I_{ID}	电源电流,空闲模式	5.0V,20MHz[11]	-	6	10	mA
		3.0V,10MHz[11]	-	2	4	mA
I_{PD}	电源电流,掉电模式	5.0V[11]	-	1	10	μA
		3.0V[11]	-	1	5	μA
V_{RAM}	RAM 保持电压	-	1.5	-	-	V
V_{IL}	输入低电平电压(TTL 输入)	4.0V < V_{DD} < 5.0V	-0.5	-	0.2V_{DD}-0.1	V
		2.7V < V_{DD} < 4.0V	-0.5	-	0.7	V
V_{IL1}	负门槛电压(施密特输入)	-	-0.5	-	0.3 V_{DD}	V
V_{IH}	输入高电平电压(TTL 输入)	-	0.2V_{DD}+0.9	-	V_{DD}+0.5	V
V_{IH1}	正门槛电压(施密特输入)	-	0.7 V_{DD}	-	V_{DD}+0.5	V
HYS	滞后电压(1 口)	-	-	0.2V_{DD}	-	V
V_{OL}	输出低电平电压[5,9]	I_{OL}=3.2mA,V_{DD}=2.7V	-	-	0.4	V
V_{OL1}	输出低电平电压[5,9]	I_{OL}=20mA,V_{DD}=2.7V	-	-	1.0	V
V_{OH}	输出高电平电压[3]	I_{OH}=-20μA,V_{DD}=2.7V	V_{DD}-0.7	-	-	V
		I_{OH}=-30μA,V_{DD}=4.5V	V_{DD}-0.7	-	-	V
V_{OH1}	输出高电平电压[4]	I_{OH}=-1.0mA,V_{DD}=2.7V	V_{DD}-0.7	-	-	V
C_{IO}	输入/输出口电容[10]	-	-	-	15	pF
I_{IL}	逻辑 0 输入[8]	V_{IN}=0.4V	-	-	-50	μA
I_{LI}	输入漏电流[7]	V_{IN}=V_{IL};或 V_{IH}	-	-	±2	μA
I_{TL}	逻辑 1 到 0 跳变电流[3,6]	V_{IN}=1.5V at VDD=3.0	-30	-	-250	μA
		V_{IN}=2.0Vat VDD=5.5	-150	-	-650	μA
R_{RST}	内部复位上拉电阻	-	40	-	225	kΩ
V_{BOLOW}	BOV=1 时掉电电压[12]	T_{amb}=0～70℃	2.35	-	2.69	V
V_{BOHI}	BOV=0 时掉电电压	-	3.45	-	3.99	V

注：

1. 不能保证得到典型的标称值。表中所列值为在室温，电压 5V 下测得。
2. 详见其它图表。

3. 带弱上拉的准双向口模式（用于所有带上拉的口）。请勿用于开漏管脚。
4. 使用推挽模式的口。请勿用于开漏管脚。
5. 除了高阻模式外的所有输出模式。
6. 准双向口模式和外部驱动 1 变 0 时的管脚的跳变电流。当 V_{IN} 大约为 2V 时，该电流最大。
7. 在高阻模式下测得。该参数在低温下未作测试但可得到保证。
8. 在准双向模式下测得。
9. 在稳态（非瞬态）条件下，I_{OL} 必须受到以下限制：

   每个管脚最大 I_{OL}：　　20mA

   所有管脚的最大 I_{OL}：　　80mA

   所有管脚的最大 I_{OH}：　　5mA

   如果 I_{OL} 超过测试条件，V_{OL} 可能超过相应的规格。管脚不能保证吸收大于上表所列的电流。
10. 管脚电容由其特性得到，但未作测试。
11. I_{DD}，I_{ID} 和 I_{PD} 的规格在以下条件下测得：使用外部时钟源，关闭比较器，掉电检测和看门狗定时器。参看图 27~33。
12. 器件在 V_{DD}≥2.7V 并且 f_{OSC}≤10MHz 时启动操作可保证处于掉电电压点时指令的继续正确运行。在 V_{DD}＜ 2.7V 时则不能保证初始上电操作。
13. 器件在 V_{DD}≥4.0V 并且 f_{OSC}≤20MHz 时启动操作可保证处于掉电电压点时指令的继续正确运行。在 V_{DD}＜ 4.0V 且 f_{OSC}>10MHz 时则不能保证初始上电操作。

AC 电气特性

V_{DD} =2.7V～6.0V　Vss=0V[1，2，3]　Tamb=0～70℃，　商业级　－40℃～+85℃,工业级

符号	图例	参数名		范围 最小	范围 最大	单位
外部时钟						
f_C	29	振荡频率(V_{DD}=4.0V～6.0V)		0	20	MHz
f_C	29	振荡频率(V_{DD}=2.7V～6.0V)		0	10	MHz
f_C	29	时钟周期,CPU 时序		1/ f_c		ns
t_{CLCX}	29	时钟低电平时间[4]	fosc=20MHz		20	ns
t_{CLCX}	29		fosc=10MHz		40	ns
t_{CHCX}	29	时钟高电平时间[4]	fosc=20MHz		20	ns
t_{CHCX}	29		fosc=10MHz		40	ns
内部 RC 振荡器						
f_{CTOL}		片内 RC 振荡器误差	f_{RCOSC}=6MHz	-10	+10	%

注：
1. 仅应用于一个外部时钟源，而不是连接到 X1，X2 脚的晶振。
2. 在 V_{DD}=5.0V 和室温下测得
3. 该参数是由特性而不是测试得到




图 29　外部时钟时序




图 30 典型的低频振荡器 Idd(25℃)




图 31 典型的中频振荡器 Idd(25℃)




图 32 典型的高频振荡器 Idd(25℃)




图 33 典型的空闲 Idd 对应频率

(外部时钟，25℃，LPEP＝1)




图 34 典型的使用中 Idd 与对应频率

(外部时钟，25℃，LPEP＝0)




图 35 典型的空闲中 Idd 与对应频率

(外部时钟，25℃，LPEP＝0)







图 36 典型的使用中 Idd 与对应频率


(外部时钟，25℃，LPEP＝1)

DIP：塑料双列直插封装：14 脚（300mil）









DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A_1 min.	A_2 max.	b	b_1	c	D (1)	E (1)	e	e_1	L	M_E	M_H	w	Z (1) max.
mm	4.2	0.51	3.2	1.73 1.13	0.53 0.38	0.36 0.23	19.50 18.55	6.48 6.20	2.54	7.62	3.60 3.05	8.25 7.80	10.0 8.3	0.254	2.2
inches	0.17	0.020	0.13	0.068 0.044	0.021 0.015	0.014 0.009	0.77 0.73	0.26 0.24	0.10	0.30	0.14 0.12	0.32 0.31	0.39 0.33	0.01	0.087